উচ্চ গতির এফপিজিএতে ডিফারেনশিয়াল অসিলেটরের প্রয়োগ-
ডিফারেনশিয়াল অসিলেটরগুলির উচ্চ-গতির FPGA ডিজাইনে অত্যন্ত গুরুত্বপূর্ণ অ্যাপ্লিকেশন রয়েছে, বিশেষত ঘড়ির নির্ভুলতা, হস্তক্ষেপ-বিরোধী ক্ষমতা এবং সংকেত অখণ্ডতার জন্য উচ্চ প্রয়োজনীয়তা সহ সিস্টেমগুলিতে, যেমন:
উচ্চ-গতির সিরিয়াল ইন্টারফেস (PCIe, SFP+/QSFP, 10G ইথারনেট, DDR4/DDR5)
মাল্টি-চ্যানেল ডেটা অধিগ্রহণ সিস্টেম
উচ্চ -গতির যোগাযোগ ব্যবস্থা (SerDes)
যথার্থ সিঙ্ক্রোনাইজেশন সিস্টেম (টাইমস্ট্যাম্পিং, ADC/DAC ড্রাইভিং)
একটি ডিফারেনশিয়াল অসিলেটর কি?
একটি ডিফারেনশিয়াল অসিলেটর হল একটি সক্রিয় ক্রিস্টাল অসিলেটর যা ডিফারেনশিয়াল সিগন্যাল (যেমন LVDS, LVPECL, HCSL) আউটপুট করে, দুটি ঘড়ির সংকেত (CLK+ এবং CLK−) তৈরি করে যা একে অপরের সাথে উল্টানো হয়। এটি প্রথাগত একক-এন্ডেড অসিলেটর (যেমন, CMOS-আউটপুট অসিলেটর) থেকে আলাদা।
ডিফারেনশিয়াল সিগন্যালের সুবিধা:
|
বৈশিষ্ট্য |
ডিফারেনশিয়াল সিগন্যাল |
একক-শেষ সংকেত |
|
বিরোধী-হস্তক্ষেপ ক্ষমতা |
শক্তিশালী (সাধারণ-মোড নয়েজ বাতিলকরণ) |
দুর্বল |
|
সংকেত অখণ্ডতা |
ভাল, উচ্চ গতির সংকেত- প্রেরণ করা সহজ |
দরিদ্র |
|
ড্রাইভিং ক্ষমতা |
উচ্চ, দীর্ঘ-দূরত্ব/উচ্চ-গতির ট্রান্সমিশনের জন্য উপযুক্ত |
কম |
|
জিটার পারফরম্যান্স |
নিম্ন |
তুলনামূলকভাবে বেশি |
উচ্চ গতির এফপিজিএতে ডিফারেনশিয়াল অসিলেটরের প্রয়োগ-
উচ্চ গতির ইন্টারফেসের জন্য একটি রেফারেন্স ঘড়ি হিসাবে পরিবেশন করা হচ্ছে-
PCIe, 10G/25G ইথারনেট, এবং SATA-এর মতো উচ্চ গতির ইন্টারফেসগুলিকে অবশ্যই ডিফারেনশিয়াল রেফারেন্স ঘড়ি ব্যবহার করতে হবে;
100 MHz বা 156.25 MHz ডিফারেনশিয়াল অসিলেটর (যেমন, HCSL/LVDS আউটপুট) সাধারণত ব্যবহৃত হয়;
FPGA-এর ভিতরে GTX/GTH/GTP-এর মতো উচ্চ গতির ট্রান্সসিভার মডিউল (ট্রান্সসিভার) এই ডিফারেনশিয়াল রেফারেন্স ঘড়িগুলির প্রয়োজন হয়৷
✅ সাধারণ সংযোগ:
ডিফারেনশিয়াল অসিলেটর → FPGA GTREFCLK0/1 (হাই-স্পীড ট্রান্সসিভার রেফারেন্স ক্লক পিন)
ঘড়ি গাছের মূল ঘড়ি উৎস
মাল্টি-চ্যানেল হাই-স্পিড সিস্টেমে, একটি ডিফারেনশিয়াল অসিলেটর একটি ক্লক ডিস্ট্রিবিউশন চিপ চালায় (যেমন, SI5341/AD9528), যা পরে একাধিক সিঙ্ক্রোনাইজড ঘড়ি আউটপুট করে;
মাল্টি-ADC, DAC, এবং FPGA যোগাযোগে ঘড়ির সারিবদ্ধকরণের জন্য উপযুক্ত।
✅ স্ট্রাকচার ডায়াগ্রাম:
ডিফারেনশিয়াল অসিলেটর → ক্লক ম্যানেজমেন্ট চিপ (যেমন, পিএলএল / ফ্যানআউট বাফার)
↓
একাধিক সিঙ্ক্রোনাইজড ঘড়ি → FPGA/ADC/DAC
ড্রাইভিং FPGA অভ্যন্তরীণ PLL/MMCM
ডিফারেনশিয়াল অসিলেটর উচ্চ মানের ঘড়ির ইনপুট- প্রদান করতে পারে (যেমন, IBUFDS ইন্টারফেসের মাধ্যমে FPGA তে প্রবেশ করা), এবং অভ্যন্তরীণ PLL/MMCM তারপর প্রতিটি সিস্টেম মডিউলের জন্য ঘড়ি আউটপুট করে; এটি ঘড়ির গুণমান উন্নত করে এবং সামগ্রিক সিস্টেম ঘড়ির ঝাঁকুনি কমায়।
সাধারণ ডিফারেনশিয়াল আউটপুট প্রকার এবং FPGA সামঞ্জস্য
|
আউটপুট প্রকার |
সাধারণ আবেদন |
FPGA ইন্টারফেস সামঞ্জস্য |
|
এলভিডিএস |
সাধারণ ডিফারেনশিয়াল অসিলেটর আউটপুট প্রকার |
সমস্ত মূলধারার FPGA (GTX/GTH ইনপুট) দ্বারা সমর্থিত |
|
এইচসিএসএল |
PCIe, সার্ভার মাদারবোর্ডে ব্যবহৃত |
সরাসরি সমর্থিত (যেমন, Xilinx PCIe IP কোর) |
|
এলভিপিইসিএল |
উচ্চ-ফ্রিকোয়েন্সি, উচ্চ-সুইং অ্যাপ্লিকেশন |
বাহ্যিক সমাপ্তি ম্যাচিং এবং পক্ষপাত প্রতিরোধক প্রয়োজন |
|
সিএমএল |
Ultra-high-speed links (>10 জিবিপিএস) |
উচ্চ-FPGA ট্রান্সসিভার দ্বারা সমর্থিত |
✔ এটি FPGA প্রস্তুতকারকের দ্বারা সুপারিশকৃত মিলিত ডিফারেনশিয়াল আউটপুট প্রকার ব্যবহার করার পরামর্শ দেওয়া হয়।
ডিফারেনশিয়াল অসিলেটর নির্বাচনের জন্য সুপারিশ
|
প্যারামিটার |
প্রস্তাবিত মান |
|
ফ্রিকোয়েন্সি স্থিতিশীলতা |
±25 পিপিএম বা আরও ভাল |
|
ফেজ জিটার (12kHz–20MHz) |
< 1ps RMS (required for high-speed interfaces) |
|
আউটপুট প্রকার |
FPGA সামঞ্জস্যের উপর নির্ভর করে, LVDS/HCSL পছন্দের |
|
লোড ক্ষমতা |
ড্রাইভিং ক্ষমতা 15pF এর থেকে বেশি বা সমান বা ঘড়ির চিপের সাথে মেলে |
|
তাপমাত্রা পরিসীমা |
ইন্ডাস্ট্রিয়াল গ্রেড (-40 ডিগ্রী ~ +85 ডিগ্রী) বা তার চেয়েও বেশি |
প্রোটোকল-প্রস্তাবিত ফ্রিকোয়েন্সিগুলিকে অগ্রাধিকার দিন:
PCIe: 100 MHz;
SFP+/10G ইথারনেট: 156.25 MHz;
25G/40G ইথারনেট: 312.5 MHz;
JESD204B/C: 250 MHz, 312.5 MHz, 625 MHz, ইত্যাদি
অফিসিয়াল FPGA ডকুমেন্টেশনে প্রস্তাবিত ঘড়ি পরিসীমা পড়ুন;
নিম্ন জীটার গুরুত্বপূর্ণ:
RMS জিটার <0.5 ps (উচ্চ-স্পিড ইন্টারফেসের জন্য প্রয়োজনীয়);
PCIe, JESD204C, এবং 10G/25G ইথারনেটের জন্য বিশেষভাবে গুরুত্বপূর্ণ।
✅ উচ্চ -গতির FPGA তে ডিফারেনশিয়াল অসিলেটরের সাধারণ ফ্রিকোয়েন্সি
|
ফ্রিকোয়েন্সি (MHz) |
অ্যাপ্লিকেশন দৃশ্যকল্প |
মন্তব্য |
|
100 |
PCIe Gen1/Gen2; সাধারণ উচ্চ-গতির লজিক সিস্টেম |
খুব সাধারণ, HCSL/LVDS সমর্থন করে |
|
125 |
গিগাবিট ইথারনেট |
GMII, SGMII এর মত ইন্টারফেসের জন্য উপযুক্ত |
|
156.25 |
10G ইথারনেট (10GBASE-R/XAUI), SFP+, QSFP, CEI ইন্টারফেস, ইত্যাদি। |
উচ্চ গতির সিরিয়াল যোগাযোগের জন্য স্ট্যান্ডার্ড ফ্রিকোয়েন্সি |
|
200 |
DDR4 ঘড়ি, মাল্টি-রেট ট্রান্সসিভার রেফারেন্স ফ্রিকোয়েন্সি |
সাধারণত উচ্চতর ঘড়ি তৈরি করতে ফ্রিকোয়েন্সি গুণনের জন্য ব্যবহৃত হয় |
|
212.5 |
JESD204B/C ডেটা রূপান্তর লিঙ্ক |
উচ্চ-ফ্রিকোয়েন্সি অধিগ্রহণ যোগাযোগ ইন্টারফেসের জন্য স্ট্যান্ডার্ড ফ্রিকোয়েন্সি |
|
250 |
উচ্চ-গতির ADC/DAC সিস্টেম, কিছু JESD204C সিস্টেম |
কঠোর জিটার প্রয়োজনীয়তা |
|
312.5 |
25G ইথারনেট (25GBASE-R), উচ্চ-গতির অপটিক্যাল যোগাযোগ ব্যবস্থা |
ডিফারেনশিয়াল আউটপুট প্রায়ই CML/LVPECL হয় |
|
322.265625 |
CPRI (6.144 Gbps) রেফারেন্স ঘড়ি |
যোগাযোগ বেস স্টেশন FPGAs ব্যবহৃত |
|
644.53125 |
CPRI (12.288 Gbps), JESD204C উচ্চ-গতির লিঙ্ক |
আল্ট্রা-হাই-স্পিড ইন্টারফেস, অতি-লো জিটার অসিলেটর প্রয়োজন |
|
অন্যান্য (ব্যবহারকারী-সংজ্ঞায়িত) |
লক্ষ্য ফ্রিকোয়েন্সি তৈরির জন্য পিএলএল-এ নির্দিষ্ট ফ্রিকোয়েন্সি ইনপুট |
গুণিতক ফ্যাক্টরের জন্য PLL সমর্থন নিশ্চিত করতে হবে |
✔ নির্দিষ্ট মডেলের জন্য, মানানসই ডিফারেনশিয়াল আউটপুট ধরনের সুপারিশের জন্য হ্যাংজিং বিক্রয় বা প্রযুক্তিগত প্রকৌশলীদের সাথে যোগাযোগ করার পরামর্শ দেওয়া হয়।
সারাংশ
|
আইটেম |
ডিফারেনশিয়াল অসিলেটরের সুবিধা |
|
নির্ভুলতা |
কম জিটার, স্থিতিশীল ফ্রিকোয়েন্সি |
|
বিরোধী-হস্তক্ষেপ |
শক্তিশালী, ভালো সাধারণ-মোড নয়েজ দমন |
|
গতি |
GHz-স্তরের উচ্চ-স্পিড ট্রান্সমিশন সমর্থন করে |
|
আবেদন |
PCIe, SFP, DDR4/5, ADC, DAC, সিঙ্ক্রোনাইজেশন সিস্টেম, ইত্যাদি। |
ডিফারেনশিয়াল অসিলেটরগুলি আধুনিক উচ্চ গতির এফপিজিএ সিস্টেমে প্রায় একটি আদর্শ উপাদান এবং সিস্টেমের উচ্চ গতির যোগাযোগ এবং সিঙ্ক্রোনাইজেশন কার্যকারিতা নিশ্চিত করার প্রধান যন্ত্র-।
আপনার যদি একটি নির্দিষ্ট FPGA মডেল থাকে (যেমন Xilinx Zynq Ultrascale+, Intel Stratix 10), ডিফারেনশিয়াল অসিলেটর মডেল, বা যোগাযোগ ইন্টারফেসের প্রয়োজনীয়তা (যেমন PCIe Gen3/SFP+), Suzhou Hangjing আপনাকে সবচেয়ে উপযুক্ত ঘড়ি কনফিগারেশন স্কিম এবং পরিকল্পিত সংযোগ নকশা সুপারিশ করতে সাহায্য করতে পারে।