ইলেকট্রনিক সার্কিটে, ক্রিস্টাল অসিলেটর হল ঘড়ির অন্যতম উৎস। ক্রিস্টাল অসিলেটরের সঠিক স্টার্টআপ এবং স্থিতিশীল অপারেশন নিশ্চিত করার জন্য, সার্কিটের বাহ্যিক লোড ক্যাপাসিটরগুলি অবশ্যই তার লোড ক্যাপাসিট্যান্স (সিএল) অনুযায়ী সঠিকভাবে ডিজাইন করতে হবে। অনুপযুক্ত ক্যাপাসিটর ম্যাচিং দোলন, বর্ধিত ফ্রিকোয়েন্সি বিচ্যুতি এবং এমনকি সিস্টেমের অস্থিরতায় অসুবিধা সৃষ্টি করতে পারে।
এই নিবন্ধটি ক্রিস্টাল অসিলেটর লোড ক্যাপাসিট্যান্সের অর্থ, বাহ্যিক ক্যাপাসিটরগুলির জন্য গণনা পদ্ধতি এবং সার্কিট ডিজাইনের ব্যবহারিক বিবেচনার একটি বিশদ বিশ্লেষণ প্রদান করবে।
Ⅰ. একটি ক্রিস্টাল অসিলেটরের লোড ক্যাপাসিট্যান্স (CL) কত?
ক্রিস্টাল নির্মাতারা সাধারণত ডেটাশিটে একটি নামমাত্র লোড ক্যাপ্যাসিট্যান্স মান (সিএল) নির্দিষ্ট করে, যেমন 18pF, 20pF, 12pF, ইত্যাদি। এটি ক্যাপাসিটিভ লোডের প্রতিনিধিত্ব করে যার অধীনে স্ফটিকটিকে তার নামমাত্র দোলন ফ্রিকোয়েন্সি অর্জন করতে ক্যালিব্রেট করা হয়।
অন্য কথায়, ক্রিস্টাল অসিলেটর শুধুমাত্র তখনই সঠিক ফ্রিকোয়েন্সি আউটপুট করতে পারে যখন সমতুল্য লোড ক্যাপাসিট্যান্স CL এর সমান হয়।
Ⅱ. কিভাবে বহিরাগত লোড ক্যাপাসিটার লোড ক্যাপাসিট্যান্স প্রভাবিত করে?
একটি সাধারণ ক্রিস্টাল অসিলেটর সার্কিট নিম্নলিখিত ফর্ম নেয়:
C1 এবং C2 হল দুটি বাহ্যিক ক্যাপাসিটর যা মাটির সাথে সংযুক্ত থাকে (সাধারণত SMD ক্যাপাসিটার);
XTAL এর দুটি টার্মিনাল ক্রিস্টাল অসিলেটরের দুটি পিনের সাথে সংযুক্ত;
অনুশীলনে, ক্রিস্টালের সমতুল্য লোড ক্যাপ্যাসিট্যান্স CL C1 এবং C2 সিরিজে, PCB এবং প্যাকেজ দ্বারা প্রবর্তিত পরজীবী ক্যাপাসিট্যান্স Cp এর সাথে মিলিত হয়।
Ⅲ. গণনার সূত্র: কিভাবে CL এর উপর ভিত্তি করে বাহ্যিক ক্যাপাসিটরের মান নির্ধারণ করবেন?
সমতুল্য লোড ক্যাপাসিট্যান্স (সিএল) এর সূত্রটি নিম্নরূপ:

কোথায়:
C1, C2: বহিরাগত ক্যাপাসিটারগুলি মাটির সাথে সংযুক্ত;
Cp: PCB ট্রেস, প্যাকেজিং, ইত্যাদি দ্বারা প্রবর্তিত পরজীবী ক্যাপাসিট্যান্স (সাধারণত 2pF থেকে 5pF, সিমুলেশন বা অভিজ্ঞতার মাধ্যমে অনুমান করা যেতে পারে);
CL: নামমাত্র লোড ক্যাপাসিট্যান্স ক্রিস্টাল অসিলেটর ডেটাশিটে নির্দিষ্ট করা হয়েছে।
【দৃষ্টান্তমূলক উদাহরণ】
অনুমান করুন স্ফটিক স্পেসিফিকেশন হল CL=18pF, এবং PCB পরজীবী ক্যাপাসিট্যান্স Cp ≈ 5pF। C1 এবং C2 এর জন্য উপযুক্ত মান গণনা করতে:
প্রথমে, সূত্রে মানগুলি প্রতিস্থাপন করুন:

C1=C2=C ধরে নিলে, সূত্রটি সহজ করে:

ফলাফল হল:

✅ অতএব, প্রস্তাবিত বাহ্যিক ক্যাপাসিটারগুলি হল: C1=C2 =27pF (স্ট্যান্ডার্ড ভ্যালু)।
Ⅳ. কেন অসামঞ্জস্যপূর্ণ বহিরাগত ক্যাপাসিটর সমস্যা সৃষ্টি করে?
ফ্রিকোয়েন্সি বিচ্যুতি: যদি বাহ্যিক ক্যাপাসিটারগুলি খুব ছোট বা খুব বড় হয়, তবে স্ফটিকটি তার নামমাত্র ফ্রিকোয়েন্সি থেকে বিচ্যুত হবে, যার ফলে সিস্টেম ঘড়িতে ত্রুটি দেখা দেবে।
স্টার্ট-অসুবিধা বা অস্থিরতা: অতিরিক্ত লোডিং লাভ হ্রাস করে, যার ফলে ক্রিস্টাল শুরু হতে ব্যর্থ হতে পারে বা ফ্রিকোয়েন্সি জিটার অনুভব করতে পারে।
বর্ধিত শক্তি খরচ: অনুপযুক্ত লোডিং ক্রিস্টাল অসিলেটর সার্কিটে উচ্চ শক্তি খরচের দিকে পরিচালিত করে।
বর্ধিত ইএমআই: অস্থির দোলনগুলি ভুয়া ফ্রিকোয়েন্সি তৈরি করতে পারে, যা সিস্টেম ইলেক্ট্রোম্যাগনেটিক সামঞ্জস্য (EMC) প্রভাবিত করে৷
Ⅴ নকশা সুপারিশ এবং প্রকৌশল অনুশীলন
ক্রিস্টাল অসিলেটর ডেটাশিটটি সাবধানে পর্যালোচনা করুন
CL মান নির্ণয় কর।
প্রস্তাবিত সার্কিট টপোলজি বুঝুন।
বাহ্যিক ক্যাপাসিটরের মানগুলির একটি পরিসীমা সুপারিশ করা হয় কিনা তা পরীক্ষা করুন।
2. প্রকৃত বোর্ড পরিবেশ বিবেচনা করুন
PCB সিমুলেশন বা অভিজ্ঞতা ব্যবহার করে Cp অনুমান করুন।
উচ্চ -গতি বা নির্ভুল ঘড়ির জন্য (যেমন, যোগাযোগ ব্যবস্থা, MCU প্রধান ফ্রিকোয়েন্সি > 100MHz), সুনির্দিষ্ট গণনা বা পরীক্ষার সুপারিশ করা হয়।
3. প্রতিসম ক্যাপাসিটার ব্যবহার করুন
এটি সাধারণত সুপারিশ করা হয় যে C1=C2 ফ্রিকোয়েন্সি কেন্দ্র করে এবং শব্দের ভারসাম্য বজায় রাখতে।
অপ্রতিসম নকশা বিশেষ মিল প্রয়োজনীয়তার জন্যও ব্যবহার করা যেতে পারে।
4. ডিবাগ করার জন্য একটি SMD ক্যাপাসিটর অ্যারে ব্যবহার করুন
সঠিক ফিট খুঁজে পেতে এসএমডি ক্যাপাসিটার (যেমন, 10pF, 15pF, 22pF, 27pF, ইত্যাদি) নিয়ে পরীক্ষা করুন;
একটি স্পেকট্রাম বিশ্লেষক বা অসিলোস্কোপ ব্যবহার করে আউটপুট স্থিতিশীলতা এবং ফ্রিকোয়েন্সি নির্ভুলতা পরীক্ষা করুন।
6,সাধারণFAQ
|
প্রশ্ন |
উত্তর |
|
যদি CL=12pF হয়, তাহলে বাহ্যিক ক্যাপাসিটারগুলির মান কী হওয়া উচিত? |
যদি Cp=5pF, তাহলে C1=C2≈14pF |
|
কেন কিছু MCUs বহিরাগত ক্যাপাসিটার প্রয়োজন হয় না? |
কিছু ক্রিস্টাল অসিলেটর সার্কিট লোড ক্যাপাসিটারে-বিল্ট (যেমন, STM32), তাই কোনো বাহ্যিক ক্যাপাসিটারের প্রয়োজন নেই। |
|
অমিল বাহ্যিক ক্যাপাসিটারগুলি কি ক্রিস্টাল অসিলেটরকে ক্ষতি করতে পারে? |
সাধারণত, তারা এটি বার্ন বা ক্ষতি করবে না, তবে তারা স্টার্টআপ ব্যর্থতা বা ফ্রিকোয়েন্সি ত্রুটির কারণ হতে পারে। |
উপসংহার
ক্রিস্টাল অসিলেটরের জন্য বাহ্যিক লোড ক্যাপাসিটরগুলির নকশা একটি ছোট কিন্তু সমালোচনামূলক বিবরণ যা ঘড়ির সিস্টেমের স্থায়িত্ব এবং নির্ভুলতাকে সরাসরি প্রভাবিত করে। CL এবং C1/C2 এর মধ্যে গণনার সম্পর্ক বোঝা, এবং প্রকৃত PCB পরজীবী ক্যাপাসিট্যান্সের উপর ভিত্তি করে পরামিতিগুলি সামঞ্জস্য করা, নির্ভরযোগ্য দোলন এবং সুনির্দিষ্ট ফ্রিকোয়েন্সি অর্জনের মূল চাবিকাঠি।
উচ্চ গতির ডিজিটাল সিস্টেম, যোগাযোগ সরঞ্জাম, বা অত্যন্ত চাহিদাপূর্ণ ঘড়ির প্রয়োজনীয়তা সহ সিস্টেমে, সঠিকভাবে ক্রিস্টাল অসিলেটরের লোড ক্যাপাসিট্যান্স নির্বাচন করা এবং মেলানো একটি ইঞ্জিনিয়ারিং কাজ যা অবশ্যই গুরুত্ব সহকারে নেওয়া উচিত।
HCIএকটি পেশাদার পরীক্ষাগার এবং 20 বছরের বেশি অভিজ্ঞতা সহ অ্যাপ্লিকেশন ইঞ্জিনিয়ারদের একটি দল রয়েছে, গ্রাহকদের বিনামূল্যে পেশাদার ম্যাচিং এবং টেস্টিং পরিষেবাগুলি অফার করে৷ এই বিষয়ে আপনার কোন প্রয়োজন থাকলে, অনুগ্রহ করে নির্দ্বিধায় আমাদের বিক্রয় বা প্রযুক্তিগত কর্মীদের সাথে যোগাযোগ করুন।
